

SELF-EMITTING ELEMENT AND MANUFACTURING METHOD OF THE SAME AND ILLUMINATING DEVICE AND TWO-DIMENSIONAL DISPLAY DEVICE

Patent Number: JP2001085738
Publication date: 2001-03-30
Inventor(s): YANO TOMOYA;; NAKAYAMA NORIKAZU
Applicant(s): SONY CORP
Requested Patent: ☐ JP2001085738
Application Number: JP19990257583 19990910
Priority Number(s):
IPC Classification: H01L33/00
EC Classification:
Equivalents:

Abstract

PROBLEM TO BE SOLVED: To provide a self-emitting element for improving the light-emitting efficiency.
SOLUTION: In this self-emitting element 4, a layer (GaN) 2 brought into contact with a light emitting layer, a light-emitting layer 1, a p side GaN 19, and a p electrode 3 are formed on a sapphire substrate 6. Lights, generated from the light-emitting layer 1, are emitted through the layer (GaN) 2 brought into contact with the light emitting layer to the direction of the sapphire substrate 6. In this case, the p electrode 3 is made of metal and provided with a reflecting function. Also, the side face of the layer (GaN) 2 brought into contact with the light emitting layer is shaped, so as to open in the direction in which lights are emitted. Moreover, at least one part of the side face of the layer (GaN) 2, brought into contact with the light emitting layer, is shaped so that lights from the light emitting layer 1 can be totally reflected.

Data supplied from the esp@cenet database - 12

(19) 日本国特許庁 (J P)

(12) 公開特許公報 (A)

(11) 特許出願公開番号

特開2001-85738

(P2001-85738A)

(43) 公開日 平成13年3月30日 (2001.3.30)

(51) Int.Cl.⁷
H 0 1 L 33/00

識別記号

F I
H 0 1 L 33/00

テ-マコード* (参考)

C 3 K 0 0 7

M 5 F 0 4 1

// H 0 5 B 33/10
33/12
33/22H 0 5 B 33/10
33/12
33/22

A

Z

審査請求 未請求 請求項の数 4 O L (全 14 頁)

(21) 出願番号 特願平11-257583

(22) 出願日 平成11年9月10日 (1999.9.10)

(71) 出願人 000002185

ソニー株式会社

東京都品川区北品川6丁目7番35号

(72) 発明者 谷野 友哉

東京都品川区北品川6丁目7番35号 ソニ
ー株式会社内

(72) 発明者 中山 典一

東京都品川区北品川6丁目7番35号 ソニ
ー株式会社内

(74) 代理人 100080883

弁理士 松隈 秀盛


最終頁に続く

(54) 【発明の名称】 自発光素子およびその製造方法、照明装置、並びに2次元表示装置

(57) 【要約】

【課題】 発光効率を向上させることができる自発光素子を提供する。

【解決手段】 本発明の自発光素子4においては、サファイア基板6の上に、発光層に接する層 (Ga N) 2、発光層1、p側Ga N 19、およびp電極3が形成されている。発光層1から発生した光は、発光層に接する層 (Ga N) 2を通してサファイア基板6の方向に出射する。ここで、p電極3は、金属からなり反射機能を有している。また、発光層に接する層 (Ga N) 2は、その側面が光を出射する方向に開いた形状を有している。さらに、発光層に接する層 (Ga N) 2の側面の少なくとも1部は、発光層1からの光を全反射する形状を有している。



【特許請求の範囲】

【請求項 1】 発光層と、直接または他の層を介して、発光層に接する層と、上記発光層の、上記発光層に接する層と反対側に形成された電極とを含み、上記電極は、反射機能を有し、上記発光層に接する層の、発光層と反対側の面から光を出射する自発光素子において、以下のことを特徴とする自発光素子。

(イ) 発光層に接する層は、その側面が光を出射する方向に開いた形状を有する。

(ロ) 上記側面の少なくとも 1 部は、発光層からの光を全反射する形状を有する。

【請求項 2】 基板上に発光層および発光層に接する層を形成する工程と、さらに、酸化シリコン膜を形成する工程と、上記酸化シリコン膜に、開口部を形成する工程と、上記開口部から、反応性イオンエッチングにより、上記発光層に接する層に凹部を形成する工程とを含み、上記凹部は、底に行くほど狭くなることを特徴とする自発光素子の製造方法。

【請求項 3】 請求項 1 記載の自発光素子を、複数個配列することを特徴とする照明装置。

【請求項 4】 1 または 2 以上の請求項 1 記載の自発光素子を、1 画素とすることを特徴とする 2 次元表示装置。

【発明の詳細な説明】

【0001】

【発明の属する技術分野】 本発明は、自発光素子およびその製造方法、照明装置、並びに 2 次元表示装置に関する。

【0002】

【従来の技術】 従来、発光ダイオード（以下、「LED」という。）を並べた平面ディスプレイ、液晶ディスプレイのバックライト、プロジェクションの光源等が試みられているが、LED の発光効率が十分でないこと、大きな面積を均一に発光することが困難であることが問題点として挙げられる。また、エレクトロルミネセント（以下、「EL」という。）ディスプレイにおいても発光効率が十分ではない。

【0003】

【発明が解決しようとする課題】 発光効率は内部量子効率×外部取り出し効率で表せる。外部取り出し効率は主に LED、EL を構成している部品の屈折率の差で決まる。そこで、図 24 に示すような、GaN-LED でサファイア基板側から光を取り出す構造について具体的に説明する。発光層に接する層（GaN）2 とサファイア基板 6 の屈折率はそれぞれ、2.46、1.76 である。発光層 1 の発光角度分布は等方的である。つまり、立体角で 4π の大きさである。サファイア基板 6 との界面で屈折率差で決まる臨界角を超える光線は発光層に接する層（GaN）2 に閉じ込められる。ここで、臨界角は 46° となり、この範囲の立体角は $2\pi \times 0.3$ とな

る。裏面の p 電極 3 の表面で 100% 反射した場合でも 30% の光しかサファイア基板 6 に入らない。

【0004】 同様にサファイア基板 6 から、図 25 に示すようなボールレンズ 8（屈折率 1.5）に入射する界面でも臨界角 58° を超える光線は、図 24 に示すように、裏面側に反射する。結局 20% の光線のみ前面に出射する。

【0005】 サファイア基板側を裏面としてその裏面に反射膜を形成した構造でも同様である。すなわち、一般的な GaN-LED の構造は、図 26A に示すように、サファイア基板 6 が下にある構造である。発光層から発せられた光線の角度分布は 4π の大きさであるが、サファイア基板 6 側に出射した光線の内サファイア基板 6 との屈折率差で決まる臨界角を超える光線はサファイア基板 6 との界面で全反射し、透明電極 25 側に向かう。透明電極 25 として ITO を使うと屈折率は一般的にサファイア基板 6 より大きく（1.8~1.9）、サファイア基板 6 との界面で全反射した光線は ITO の界面でも全反射し、外部には出てこない。サファイア基板 6 を通過した光線は裏面の反射板で反射し、透明電極 25 側に向かう。

【0006】 透明電極 25 を通過した光線の内、透明電極 25 の屈折率と、図 26B に示すボールレンズ 8 の屈折率の比で決まる臨界角を超える光線は全反射する。結局、ボールレンズ 8 に入射できる光線の比率は GaN の屈折率とボールレンズ 8 の屈折率の比で決まる臨界角に依存する。全反射を繰り返して側面から漏れる光線を無視すればおよそ 20% 程度になる。なお、上述のことは、GaN 以外の材料についても同様である。

【0007】 さらに、EL デバイス（有機、無機）についても外部取り出し効率が問題となる。有機 EL を構成する材料は屈折率が 1.5 程度のものが多いが外部取り出し効率は高々 25% 程度である。

【0008】 もうひとつの問題点は、全光束を増加するために発光面積を増加した場合、電極近傍に電流が集中することで有効発光面積を広くできないことが挙げられる。図 27 に LED で投入電流を変えたときの発光強度分布例を示す。すなわち、図 27B に示すように、n 電極 7 を通る a-a 線上で発光強度の変化をみると、図 27A に示すようになる。n 電極 7 から離れるに従い発光強度は小さくなる。この傾向は、投入電流が大きくなると、顕著であり、均一な発光強度分布を得ることが困難であることがわかる。

【0009】 本発明は、このような課題に鑑みてなされたものであり、発光効率を向上させることができる自発光素子およびその製造方法、並びに 2 次元表示装置を提供することを目的とする。さらに、本発明は、発光効率を向上させることができ、かつ大きな面積を均一に発光させることができる照明装置を提供することを目的とする。

【0010】

【課題を解決するための手段】本発明の自発光素子は、発光層と、直接または他の層を介して、発光層に接する層と、上記発光層の、上記発光層に接する層と反対側に形成された電極とを含み、上記電極は、反射機能を有し、上記発光層に接する層の、発光層と反対側の面から光を出射する自発光素子において、以下のことを特徴とする自発光素子である。(イ) 発光層に接する層は、その側面が光を出射する方向に開いた形状を有する。

(ロ) 上記側面の少なくとも1部は、発光層からの光を全反射する形状を有する。

【0011】また、本発明の自発光素子の製造方法は、基板上に発光層および発光層に接する層を形成する工程と、さらに、酸化シリコン膜を形成する工程と、上記酸化シリコン膜に、開口部を形成する工程と、上記開口部から、反応性イオンエッチングにより、上記発光層に接する層に凹部を形成する工程とを含み、上記凹部は、底に行くほど狭くなるものである。

【0012】また、本発明の照明装置は、上述構成の自発光素子を、複数個配列するものである。

【0013】また、本発明の2次元表示装置は、1または2以上の上述構成の自発光素子を、1画素とするものである。

【0014】本発明の自発光素子およびその製造方法、照明装置、並びに2次元表示装置によれば、発光層に接する層の側面が光を出射する方向に開いた形状を有し、側面の少なくとも1部が、発光層からの光を全反射する形状を有するので、または、開口部から、反応性イオンエッチングにより、発光層に接する層に凹部を形成する工程とを含み、凹部が底に行くほど狭くなるので、または、照明装置が自発光素子を複数個配列するので、または、2次元表示装置が、1または2以上の自発光素子を、1画素とするので、外部取り出し効率を向上させることができ、発光強度の面的なむらの発生を抑制できる。

【0015】

【発明の実施の形態】以下、本発明の実施の形態について説明する。まず、自発光素子、たとえばLED、ELなどに係る発明の実施の形態について、図1～4を参照しながら説明する。

【0016】自発光素子においては、全反射条件で内部に閉じ込められた光線は界面で反射を繰り返しながら基板と直交する方向に導光される。例えば裏面が電極、前面にサファイア基板が位置するGa_{0.9}N_{0.1}LED構造の場合、サファイア基板とGa_{0.9}N_{0.1}界面で全反射し、対向する電極面で金属反射をしながら導光される。この時金属表面の反射は必ず吸収を伴うこと、および、発光層を交差するとき発光層での吸収も起こるので、反射の回数の増加に伴って光量は減衰する。その一部は端面から外部に出射するが基板と直交する方向であり、有効な光線とは

なり得ない。本発明は、この側面方向への無効発光を有効に利用する構造であり、具体的には側面が基板法線方向から傾斜した構造を特徴とする。

【0017】この傾斜角度を、基板と平行な光線に対し、界面が全反射条件となるように設定する。この臨界角を θ_1 とする。この条件を満たすことで概ね全ての発光に対して側面の全反射条件を満たすことができる。裏面に金属電極を位置することを前提にすれば、基板と平行な角度よりも下側の角度の光線については裏面電極で反射して側面の全反射条件を満たすことになる。ただし、裏面電極で反射しないで直接側面に達する光線については満たさない場合がある。よって、発光層の位置はできるだけ裏面電極に近いほうが望ましい。

【0018】つぎに、基板との界面での全反射条件を考える。傾斜した側面で仕切られた発光層の端部から基板側に射出した光線に対向する側面と基板との界面の境界点を結んだ線が基板への最大入射角となる。この臨界角を θ_2 とする。この角度が臨界角を超えないように設定する。

【0019】上記2つの条件を満たすことで、基板側に概ね全ての光線が出射する。この2つの条件を満たす形状について、図1を参照しながら、具体的に説明する。図1に示すように、この2つの条件を満たす形状は側面が放物面形状の一部となる。図1に示す自発光素子においては、発光層1から発生した光を発光層に接する層(GaN)2を通して、サファイア基板6から出射している。

【0020】図1において、発光層1は、p電極3およびn電極(図示していない)の間に電圧をかけることにより、光を発光させる層である。また、発光層に接する層(GaN)2は、Ga_{0.9}N_{0.1}からなり発光層1に接している。Ga_{0.9}N_{0.1}の屈折率とエアーの屈折率で決まる臨界角 θ_1 は 24° 、Ga_{0.9}N_{0.1}の屈折率とサファイア基板6の屈折率で決まる臨界角 θ_2 は 46° である。この二つの条件を満たす放物面形状は例えば射出側のサイズL1を100としたとき、放物面の焦点距離が、6.2、発光層のサイズL2が55.6、Ga_{0.9}N_{0.1}の厚さdが70となる。

【0021】発光層に接する層(GaN)2の光の射出側には、サファイア基板6が接合されている。p電極3は、発光層1に対して、発光層に接する層(GaN)2の反対側に形成されている。また、p電極3は、p側Ga_{0.9}N_{0.1}9を介して、発光層1と接している。このp電極3は、金属からなり反射機能を有している。

【0022】なお、図1における、発光層に接する層(GaN)2、発光層1、およびp側Ga_{0.9}N_{0.1}9からなる構造を詳細に表すと、図2に示すような構造となっている。すなわち、図1における発光層に接する層(GaN)2および発光層1がそれぞれ、図2のn側Ga_{0.9}N_{0.1}7および発光層(GaInN)20に相当する。また、図1においては、発光層1とp電極3の間は、p側Ga

N19のみとしているが、実際には図2に示すように、AlGaIn18およびp側GaIn19の2層が存在している。ここで、発光層(GaInN)20およびAlGaIn18は、光の波長に対して充分薄いので、p電極3とサファイア基板6との間はGaInの屈折率で代表することができる。また、図1に示すように、図2のAlGaIn18を省略できる。

【0023】上述したように、発光層に接する層(GaN)2は、その外部取り出し効率を向上させるため、図3Aに示すような放物面形状が望ましい。ただし、発光層に接する層(GaN)2は、上述の放物面形状に限定されるわけではない。その変形例として、図3BおよびCに示すような円錐および6角錐、図4Aに示すような4角錐、並びに、図4BおよびCに示すような分割形状が6角形、正方形でそれぞれの断面形状が放物線形状のもの等を挙げることができる。要するに、発光層に接する層(GaN)2は、その側面が光を出射する方向に開いた形状を有しているもの、すなわちその側面が出射面に対して裏面を凸とするように傾斜しているものであり、側面の少なくとも1部が発光層からの光を全反射する形状を有しているものであれば、外部取り出し効率を向上させることができる。

【0024】つぎに、照明装置に係る発明の実施の形態について、図5～13を参照しながら説明する。上述した自発光素子の実用的な寸法は、発光層に接する層(GaN)2の厚さをどの程度厚くするかで決まる。発光層に接する層(GaN)2を例えば7μmに設定した場合、チップサイズは10μmとなり、照明装置として絶対光量を得るには複数個配列する必要がある。それぞれの自発光素子の配列については、図5および6のようにさまざまな配列が考えられる。また、図7に示すような、断面形状が放物線または台形の1次元構造も考えられる。

【0025】照明装置として、実現した構造の例が図8および9である。図9に示す、各自発光素子のp電極3は、図8に示すサブマウント基板13のp電極接合パッド11と半田等で電気的に接続する。また、n電極7は発光領域をできる限り小さくするため、側面に形成している。図9Aに示すn電極取り出し部14は、無効発光領域であり、上述サブマウント基板13のn電極接合パッド12と半田等で電気的に接続する。分割数は必要光量、駆動条件、プロセス上の制約からくる発光層に接する層(GaN)2の厚さ等で決まる。

【0026】図9に示すように、分割された各素子は並列に駆動することになる。n側は分割された各素子が側面に形成された電極で直列に配線されることになる。分割された各素子に均一に電流を注入するためにはn側の配線抵抗を小さくするか、各素子に直列な抵抗を大きくする必要がある。各素子の直列抵抗を大きくすると駆動電圧が上昇すること、直列抵抗分効率が低下することが

問題となる。n側の配線抵抗を小さくすることがこの意味で望ましい。本構造は側面を利用することで、比較的厚い配線電極を形成することができる。それにより、配線抵抗を小さくでき、各分割された素子間でばらつきなく駆動することができる。

【0027】また、配線の方法は、図10に示すように全発光領域を複数に分割し、それぞれを直列に接続する構造も採用することができる。すなわち、図10Bに示すように、分割された一部の凸部(GaN)16の裏面とそれと隣接する凸部(GaN)16の側面が電気的に接続されている構造である。図9で述べた例と同じ材料をつかった場合、比較的電極膜厚が薄くても均一に駆動させることができる。ただし、直列の分割数倍駆動電圧は上昇する。

【0028】また、n側の電極形成に関しては、結晶成長後サファイア基板を除去し、透明電極を平面的に形成することもできる。この場合、透明電極のみでは抵抗が高い可能性があるため、図11に示すようなメッシュ電極24、または図12に示すようなストライプ電極27からなるバス電極を形成することもできる。

【0029】本構造によりサファイア基板側に100%に近い光線を出射させることができるが、エアー中に効率良く取り出すためにはサファイア基板をボールレンズ状に加工するか、基板と近い屈折率の材料でボールレンズを形成することが望ましい。ここで、ボールレンズとは、図13に示すように、発光層に接する層(GaN)2とサファイア基板6の界面位置を中心とした球面形状のレンズのことである。また、サファイア基板6とボールレンズ8を接着する材料は屈折率が両者と近い材料が望ましい。この理由は、サファイア基板6とボールレンズ8の界面の反射を低減し、外部取り出し効率を高くするためである。

【0030】一般的に光学レンズに用いる材料および基板とレンズを接着する接着材料はサファイアの屈折率よりも小さなものが多い。ボールレンズの屈折率が1.5とした場合に総合的外部取り出し効率を改善するには発光層に接する層(GaN)2の形状を見直すことで可能となる。上述した基板とGaNとの全反射条件を決める上で基板の屈折率を1.5として設計する。その時臨界角は38°となる。L1を100とした場合、放物面の焦点距離は5.4、発光層サイズL2は4.9、深さdは8.8となる。

【0031】もう一步進めて、基板屈折率をエアーとすることでボールレンズがない状態でエアー中への取り出し効率を100%に近くすることができる。この時臨界角は24°、L1を100とすると、放物面の焦点距離は4.1、発光層サイズL2は3.7、深さdは1.33となる。

【0032】以上のようにL1に対して、dを大きくすることでレンズ機能を付加することができ照明装置全体

の簡素化が可能となる。一方、発光層の大きさは小さくなるため、同じ光量を得るためにはチップサイズを大きくする必要がある。よって、 L と d の比率はLED作成プロセス歩留まり、基板サイズとチップサイズの関係で決まる取り個数、照明装置全体設計等の制約の中で決定される。

【0033】つぎに、自発光素子の製造方法に係る発明の実施の形態について、図14～17を参照しながら説明する。ここでのプロセス例は、反応性イオンエッチングを使う方法である。すなわち、サファイア基板上に通常のプレナー結晶成長を行い、その後 SiO_2 等をマスクとして反応性イオンエッチングによりGaN層を傾斜した側面構造に分割するものである。最終的な自発光素子の断面図は図14に示すとおりである。

【0034】つぎに、反応性イオンエッチングを用いる、自発光素子の製造方法について、図15～17を参照しながら説明する。まず、図15に示すように、工程1のLED構造成長の工程においては、サファイア基板6上に通常のプレナー結晶成長を行い、サファイア基板6上に発光層(GaInN)20およびn側GaN17(発光層に接する層)などを形成する。

【0035】工程2の SiO_2 層形成の工程においては、LED構造を成長したウェハ上に厚さ200 μm 程度の酸化シリコン膜(SiO_2)29を真空蒸着、スパッタリング、プラズマCVDなどの方法により形成する。

【0036】工程3のフォトリソのパターン形成の工程においては、酸化シリコンを除去する部分が開口部となるようにフォトリソ30のパターンを形成する。

【0037】工程4のエッチングの工程においては、酸化シリコン膜に、開口部を形成する。これはウェットエッチングでもドライエッチングでもよい。ウェットエッチングの場合はBuffered-HFやHFなどを用いて酸化シリコンのみ除去する。

【0038】工程5のフォトリソ除去の工程においては、酸化シリコンのエッチングマスクに使ったレジストを除去する。工程4でウェットエッチングを使った場合は適当な有機溶剤でレジストを除去する。また、工程4でドライエッチングを使った場合はレジストが変質しているので普通の有機溶剤では除去できない。そこで、酸素プラズマによりレジストをアッシング(灰化)処理してレジスト剥離液により完全に除去する。

【0039】図16に示すように、工程6の反応性イオンエッチングの工程においては、開口部から、反応性イオンエッチングにより、発光層に接する層に凹部を形成する。すなわち、パターン転写された酸化シリコン膜をエッチングマスクとして、反応性イオンエッチングによりnクラッド層を露出させる。エッチング条件は例えば、 Cl (塩素)ガスを12sccm、Ar(アルゴ

ン)を2sccmの流量で、ガス圧力0.12Pa、RFパワー100Wで行う。このとき、酸化シリコン膜のエッチング速度はLEDを構成しているGaN系材料のエッチング速度より小さいが、酸化シリコン膜も同様にエッチングされ、酸化シリコン膜のパターンの側面が少し後退する。この性質によりエッチングが進むほど酸化シリコンのパターン幅が狭くなり、図16の6に示したように、GaN系材料はテーパ状(台地状)にエッチングされる。すなわち、凹部は、底に行くほど狭くなっている。酸化シリコン膜が薄いほどエッチングによる後退が大きくなって、テーパ角を大きくすることができる。

【0040】工程7のフォトリソのパターン形成の工程においては、台地状に残ったLED構造の底面(エッチングにより露出したn側GaN17)が開口するようにレジストパターンを形成する。

【0041】工程8のn電極形成の工程においては、真空蒸着などを用いてn電極を形成する。材料と膜厚は、例えばTi/Al/Pt/Au(Tiが最初の層)=10/100/100/300nmを採用することができる。

【0042】工程9のフォトリソ除去およびアロイ処理の工程においては、リフトオフ法を用いて、レジスト開口部に形成された電極のみを残し、それ以外の部分を除去する。この後、窒素雰囲気中で800℃、10分の熱処理を行う。これにより、n側GaN17も加熱されるので、この層に含まれる水素が除去され、p側GaN19の低抵抗化も行われる。

【0043】図17に示すように、工程10のフォトリソのパターン形成の工程においては、p側の電極形成のために、エッチングで残った台地状の上面が開口部となるように、フォトリソ30をパターンニングする。

【0044】工程11のエッチングの工程においては、このフォトリソパターンをエッチングマスクとして、その下の酸化シリコン膜を除去する。エッチングの方法は工程4で説明したと同じ方法を用いることができる。

【0045】工程12のp電極形成の工程においては、p側電極を真空蒸着などで形成する。材料と膜厚は、例えばNi/Pt/Au(Niが最初)=10/100/300nmを採用することができる。

【0046】工程13のフォトリソ除去の工程においては、アセトンなどの有機溶剤を用いて、p側形成された電極3以外を除去する。フォトリソ除去の方法は工程9で説明したと同じ方法を用いることができる。

【0047】つぎに、2次元表示装置に係る発明の実施の形態について、図18～20を参照しながら説明する。本発明の自発光素子は、単なる光源としてではなく、1または2以上の自発光素子を、1画素とする2次元表示装置、すなわちマトリクスディスプレイへの応用

もできる。つまり、個々の自発光素子もしくは複数の自発光素子が1画素を形成し、全体でXYマトリックスのディスプレイとして機能するものである。

【0048】図18および19は、各自発光素子のp側電極にTFTスイッチを接続した例である。これにより、LEDをつかったマトリックスディスプレイ素子が実現する。すなわち、アクティブマトリックス駆動のために、個々の自発光素子もしくは複数の自発光素子の裏面側に1画素に対応したアクティブ素子が接続されている。

【0049】図18において回路の動作を説明すると、まず、信号線31に線順次走査に対応したデータ信号を供給する。つぎに、走査線38に走査パルスを入力し、スイッチングTFT36を開く。スイッチングTFT36が開いている間、容量線38の電位と信号線31の電位の差の電位が蓄積容量37に充電される。つぎに、スイッチングTFT36が閉じ、つぎのフレーム周期での走査パルスが入力されるまで、蓄積容量37はデータを保持する。蓄積容量37に保持された電圧に対応した電流が電源ライン32からLED34に供給され、つぎのフレームまで点灯する。

【0050】図19に示すマトリックスディスプレイの例においては、個々の凸部(GaN)16の周囲(側面を含む)にコモン電極33が形成されている。ここで、ゲート40は、蓄積容量に接続しており、駆動TFTを所定の電流値で動作させるものである。また、ドレイン41は、凸部(GaN)16のLEDと駆動TFTドレインを接続するものである。ソース42は、駆動TFTソース側と電源ラインとを接続するものである。

【0051】また、図20はXY単純マトリックスディスプレイへの応用例である。図20に示すように、単純マトリックス駆動のために、個々の凸部(GaN)16もしくは複数の凸部(GaN)16の裏面が行もしくは列電極に接続されている。また、上記の行もしくは列電極と直交する方向に列もしくは行電極が形成されている。凸部(GaN)16の前面側に形成されているn電極7は、少なくとも一部が透明である必要がある。

【0052】以上の説明はGaNについて述べたがそれ以外の材料についても同様の形状にすることでLED素子の発光効率を向上させることができる。例えば、AlGaInPの4元混晶の場合、屈折率は3.4程度と見積もられる。1.5のボールレンズに入射する最適形状を見積もると、臨界角 26° 、L1を100とした場合、放物面焦点距離3.62、発光層サイズL2は47、深さdは135となる。GaNではサファイア基板が透明であるが、この4元系混晶にはGaAsを基板として使う。GaAsは不透明であるため結晶成長後除去する必要がある。この点を除けばプロセスは上述のGaNの場合と同様である。

【0053】つぎに、照明装置、および2次元表示装置

に係る他の発明の実施の形態について、図21～23を参照しながら説明する。本発明はLEDにとどまらない。EL(有機、無機)デバイスについても外部取り出し効率を向上させることができる。

【0054】例えば、図21に示すように、基板47上に、電極(反射層)46、発光層45、透明電極44、および凸部43を順次張り合わせた構造が考えられる。ここで、凸部43は、透明電極44を介して、発光層45に接している。発光層45の屈折率が1.5程度の場合、透明電極44の材料より屈折率が小さい。発光層内で全反射するのは、接する材料の屈折率が発光層の材料の屈折率よりも小さい場合であり、ここではその問題は生じない。

【0055】なお、図21に示すような凸部43を発光層45と直接かかわらない部分で構成している場合、凸部43の材料の選択には屈折率が問題となる。この場合、発光層45の屈折率よりも小さい材料で構成すると透明電極44と凸部43の界面で全反射条件を超える角度が存在することになる。そこで、凸部43の材料の屈折率は、発光層45の材料の屈折率と同じか大きいことが必要である。

【0056】エアーとの界面臨界角は 41.8° である。透明電極44上に凸部43がない場合では外部取り出し効率は高々25%であるが、発光エリアと凸部43が一对一の対応をしていて、凸部43に比べて十分発光層が薄ければ100%に近い取り出し効率を得られる。理想的な凸部43の形状はL1を100とした場合、放物面焦点距離8.2、発光層サイズL2は37、深さdは66となる。

【0057】図22は発光層45の1画素と比べ凸部43が小さく、1画素に複数の凸部43が対応している構造である。この構造では、発光部と凸部43の位置合わせが不要であることが利点である。

【0058】図23に示すように発光角度、位置で凸部43の効果は違う。凸部43下で発光した光線は凸部43内面で全反射し、外部に出射する。凸部43下以外の発光は界面で全反射する光線と臨界角以下の光線の場合がある。臨界角以下の光線は屈折率の小さい材料(エアーの場合もある)に出射し、概ね全て凸43部に入射する。つぎに、凸部43内面で全反射し、外部に概ね出射する。臨界角より大きい角度の光線は裏面と屈折率の小さな材料との間で全反射を繰り返し、いずれは凸部43に入射し、外部に取り出される。この構造では隣接画素に光漏れが生ずる場合があるので、隣接画素との間に反射層48があることが望ましい。

【0059】以上のことから、本発明の実施の形態によれば、発光層に接する層の側面が光を出射する方向に開いた形状を有し、側面の少なくとも1部が、発光層からの光を全反射する形状を有するので、または、開口部から、反応性イオンエッチングにより、発光層に接する層

に凹部を形成する工程とを含み、凹部が底に行くほど狭くなるので、または、照明装置が自発光素子を複数個配列するので、または、2次元表示装置が、1または2以上の自発光素子を、1画素とするので、外部取り出し効率を向上させることができ、発光強度の面的なむらの発生を抑制できる。したがって、発光効率を向上させることができ、大きな面積を均一に発光させることができる。

【0060】それによって、低消費電力で明るい光源、照明装置（直視型大画面XY表示装置、LCDバックライト、プロジェクター光源、各種照明装置）が可能となる。また、XYマトリクス（パッシブ、アクティブ）駆動の2次元表示装置が可能である。

【0061】なお、本発明は上述の実施の形態に限らず本発明の要旨を逸脱することなくその他種々の構成を採り得ることはもちろんである。

【0062】

【発明の効果】本発明は、以下に記載されるような効果を奏する。発光層に接する層の側面が光を出射する方向に開いた形状を有し、側面の少なくとも1部が、発光層からの光を全反射する形状を有するので、または、開口部から、反応性イオンエッチングにより、発光層に接する層に凹部を形成する工程とを含み、凹部が底に行くほど狭くなるので、または、2次元表示装置が、1または2以上の自発光素子を、1画素とするので、発光効率を向上させることができる。また、照明装置が自発光素子を複数個配列するので、発光効率を向上させることができ、かつ大きな面積を均一に発光させることができる。

【図面の簡単な説明】

【図1】自発光素子に係る発明の実施の形態を示す図である。

【図2】GaN-LEDの素子構造の例を示す図である。

【図3】自発光素子に係る凸部の例を示す図である（その1）。

【図4】自発光素子に係る凸部の例を示す図である（その2）。

【図5】自発光素子に係る凸部の配列の例を示す図である（その1）。

【図6】自発光素子に係る凸部の配列の例を示す図である（その2）。

【図7】自発光素子に係る凸部の配列の例を示す図である（その3）。

【図8】照明装置に係る発明に用いるサブマウント基板を示す図である。

【図9】照明装置に係る発明の実施の形態を示す図である。

【図10】照明装置に係る他の発明の実施の形態を示す図である。

【図11】照明装置に係る他の発明の実施の形態を示す

図である。

【図12】照明装置に係る他の発明の実施の形態を示す図である。

【図13】自発光素子を配列したものにボールレンズを接着した例を示す図である。

【図14】本発明に係る自発光素子の例を示す断面図である。

【図15】自発光素子の製造工程の例を示す図である（その1）。

【図16】自発光素子の製造工程の例を示す図である（その2）。

【図17】自発光素子の製造工程の例を示す図である（その3）。

【図18】2次元表示装置に係る発明の実施の形態を示す図である。

【図19】2次元表示装置に係る発明の実施の形態を示す図である。

【図20】2次元表示装置に係る発明の実施の形態を示す図である。

【図21】照明装置または2次元表示装置に係る他の発明の実施の形態を示す図である。

【図22】照明装置または2次元表示装置に係る他の発明の実施の形態を示す図である。

【図23】照明装置または2次元表示装置に係る他の発明の実施の形態を示す図である。

【図24】従来の自発光素子の例を示す図である。

【図25】従来の自発光素子をボールレンズに接着した例を示す図である。

【図26】従来の自発光素子の他の例を示す図である。


【図27】従来の自発光素子における、投入電流を変えたときの発光強度分布を示す図である。

【符号の説明】


1……発光層、2……発光層に接する層（GaN）、3……p電極、4……自発光素子、5……側面、6……サブファイア基板、7……n電極、8……ボールレンズ、9……p側入力端子、10……n側入力端子、11……p電極接合パッド、12……n電極接合パッド、13……サブマウント基板、14……n電極取り出し部、15……LED基板、16……凸部（Ga_{0.5}In_{0.5}N）、17……n側Ga_{0.5}In_{0.5}N、18……AlGa_{0.5}In_{0.5}N、19……p側Ga_{0.5}In_{0.5}N、20……発光層（GaInN）、21……p電極取り出し部、22……絶縁層、23……コンタクト電極、24……メッシュ電極、25……透明電極、26……ワイヤーボンディング、27……ストライプ電極、28……Ga_{0.5}Nバッファ、29……SiO₂、30……フォトレジスト、31……信号線、32……電源ライン、33……共通電極、34……LED、35……駆動TFT、36……スイッチングTFT、37……蓄積容量、38……容量線、39……走査線、40……ゲート、41……ドレイン、42……ソース、43……凸部、44……透明

電極、45……發光層、46……電極（反射膜）、47
……基板、48……反射層、49……電極、50……端


【圖 2】




A




【圖 4】




【圖 14】




【図6】




B




【図7】




【図8】




【図13】




【図18】




【図21】




【図9】




【図19】




【図10】




【図11】




【図12】




【図15】




【図20】




【図24】




【図16】




【図17】




【図22】




【図23】





【図25】



【図26】



【図27】



フロントページの続き

F ターム(参考) 3K007 AB03 AB17 AB18 BA06 CB01
CC01 DA01 DB03 EC00 FA01
5F041 AA03 CA34 CA40 CA46 CA74
CB11 CB22 CB25 EE23